

Prova scritta di Fondamenti di Elettronica

3 febbraio 2015 parte digitale

Nome: Cognome: Matricola:

Punti Assegnati:/...../...../...../..... =

Sia $V_{DD}=1.5V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.3	-0.3
$\beta' [\mu A/V^2]$	200	100
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.15	0.15
$C_{OX} [fF/\mu m^2]$	20	20
$C_{GSO} [fF/\mu m]$	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*. Tutti i gate sono dimensionati per avere lo stesso tempo di salita e di discesa di caso peggiore.

Si risponda ai seguenti quesiti:

- 1) (5 punti) Si calcoli il ritardo t_{p0} della tecnologia in tabella, ovvero il tempo di ritardo di un invertitore ad area minima che ha come carico un altro invertitore ad area minima;
- 2) (5 punti) Si consideri una catena di 4 invertitori, il primo è ad area minima mentre gli altri sono dimensionati in maniera progressiva con ogni stadio grande 2 volte il precedente; calcolare il tempo di ritardo complessivo quando il buffer pilota una capacità di 0.5pF;
- 3) (5 punti) Determinare la dissipazione di potenza complessiva (sul carico e sulle capacità degli invertitori) quando il buffer lavora con ad una frequenza di clock di 300MHz; si assuma che il segnale di ingresso abbia probabilità del 50% di essere '1';
- 4) (7 punti) Ridimensionare l'ultimo invertitore della catena al fine di minimizzare il ritardo complessivo.
- 5) (8 punti) Si realizzi la funzione logica $F=AB+\bar{A}C$ usando una logica dinamica di tipo np-CMOS (detta anche NORA) a due stadi.